FPGAに収めるためにいろいろ変更中です。。。シフタを純粋なシフタ記述に変更 ハフマンモジュールとDCTモジュールの間のメモリを3つから2つに減らす。 YCC-RGB変換の固定値乗算の部分を部分積の足し算にRTL変更。 ISEのバージョンアップ それに伴うVHDL微小…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。