オンチップデバッグＩＰ

Grlibの中にはLOGANというオンチップデバッグIPコアがあります。
Xilinxで言うところのchipscope のコアのようなものです。

見たい信号とLOGANを接続し、LOGAN自体はAPBバスにつないでおくと、GRMONを利用してホストコンピュータからバッファに蓄えられた信号を見ることができます。
digilent社のUSB-Blusterコンパチケーブルが届いてから、Chipscopeの評価版を利用してXilinxのボードだけで発生するバグを取ろうと思っていましたが、とりあえずこのコアを試してみました。

結果は、、、、
どの信号に問題があるか簡単に分かりました。RTLをいじってAPBバスに接続する必要があるという点が少し面倒くさいですが、機能的にはかなり使えます。chipscopeは無料ではないがLOGANは無料なので、これで代用可能です。

問題点は分かったのですが、何が間違いか分からず。。。。　何故か問題のあるvariableをsignalに代入するとバグが消えます。quartusでは発生しない問題なので、ISEのバグかもしれません。もしくは、XilinxのVHDLの理解の仕方が何か特殊なルールがあるのかも。。。。

いずれにしろ、ちょっとしたワークアラウンドでXilinx系のボードで画像によって発生する乱れが消えましたので、数日中にPUSHする予定です。